

Практична робота №7

СИНТЕЗ ЛІЧИЛЬНИКІВ З ДОВІЛЬНИМ КОЕФІЦІЄНТОМ ЛІЧБИ

Теоретичні відомості

Поняття "лічильник" є дуже широким. До лічильників відносять автомати, які під дією вхідних імпульсів переходять з одного стану в інший, фіксуючи тим самим число імпульсів, що поступили на їх вхід, в тому або іншому коді.

Лічильник характеризується модулем ділення частоти M (місткістю). Модуль визначає число можливих станів лічильника. Після потрапляння на лічильник M вхідних сигналів починається новий цикл, повторюючи попередній.

Лічильники поділяються:

- за коефіцієнтом ділення частоти:
 - двійкові $K_{\text{діл}} = 2^n$;
 - недвійкові $K_{\text{діл}} \neq 2^n$.
- за порядком зміни станів:
 - з природним порядком зміни (кожен подальший стан відрізняється на 1 від попереднього);
 - з довільним порядком зміни.
- за способом перемикавання тригерів:
 - асинхронні (тригери перемикаються послідовно);
 - синхронні (тригери перемикаються одночасно).
- за зміною значення коду на виходах (код завжди визначається по прямих виходах тригерів):
 - сумуючі (кожне подальше значення більше, ніж попереднє);
 - віднімаючі (кожне подальше значення менше, ніж попереднє);
 - реверсивні (можна змінювати напрям лічення).

Асинхронні лічильники

Асинхронні лічильники мають послідовну синхронізацію, тобто кожен подальший розрядний тригер синхронізується вихідними імпульсами тригера попереднього розряду. На рис. 7.1 наведений приклад асинхронного лічильника на трьох Т-тригерах, що спрацьовують за фронтом. Часові діаграми роботи асинхронного лічильника представлені на рис. 7.2.




Рис. 7.1. Схема асинхронного лічильника на трьох Т-тригерах




Рис. 7.2. Часові діаграми роботи асинхронного лічильника на трьох Т-тригерах

З рис. 7.2 видно, що лічильник сумуючий, асинхронний, двійковий з $K_{діл}=8$, з природним порядком зміни станів. З діаграми також слідує, що при $K_{діл}=8$, частота на виході в 8 разів менша, ніж на вході. Таким чином, будь-який лічильник може служити в якості дільника частоти, якщо використовується інформація тільки одного з його виходів.

Лічильник можна побудувати і на D-тригерах, що працюють в режимі лічильного тригера. Слід звернути увагу, що вихід самого правого тригера на схемі – це старший розряд, а вихід самого лівого – молодший розряд. Приклад схеми віднімаючого лічильника на D-тригерах показаний на рис. 7.3, часові діаграми роботи такого лічильника показані на рис. 7.4.




Рис. 7.3. Схема асинхронного лічильника на трьох D-тригерах




Рис. 7.4. Часові діаграми роботи асинхронного лічильника на трьох D-тригерах

На рис. 7.4 введені такі позначення: $t_{затр1}$ – час затримки одного тригера, а $t_{затр}$ – час затримки поширення сигналу в усьому лічильнику.

Аналізуючи діаграми роботи асинхронного лічильника (рис. 7.4) можна зробити висновок, що лічильник віднімаючий, асинхронний, двійковий, з $K_{діл}=8$.

Якщо в першому лічильнику (рис. 7.1) сигнали знімати з інверсних виходів тригерів, то ми отримаємо сигнали еквівалентні сигналам віднімаючого лічильника.

Реверсивний асинхронний лічильник

Реверсивний лічильник може працювати як в режимі сумування, так і в режимі віднімання, тому має додатковий вхід управління V . Приклад реверсивного асинхронного лічильника наведений на рис. 7.5.

Побудувати такий лічильник можна двома шляхами:

- входи синхронізації другого і подальшого тригерів в режимі сумування підключаємо до інверсних виходів попередніх тригерів, а в режимі віднімання – до прямих виходів;
- до виходів лічильника в режимі сумування підключаються прямі виходи тригерів, а в режимі віднімання – інверсні, при цьому входи синхронізації другого і подальшого тригерів підключені до інверсних виходів попередніх тригерів.




Рис. 7.5. Схема реверсивного асинхронного лічильника на Т-тригерах

На рис. 7.5 сигнал V керує перемиканням режимів лічильника. При $V=0$ перемикачі $S1$ у верхньому положенні – лічильник віднімаючий, при $V=1$ – лічильник сумуючий.

Принципова схема реверсивного лічильника з цифровими перемикачами режиму роботи наведена на рис. 7.6.




Рис. 7.6. Схема реверсивного лічильника на JK-тригерах

Синхронні лічильники

Враховуючи, що в асинхронних лічильниках час затримки поширення сигналу зростає при збільшенні числа тригерів, а це часто заважає будувати різні пристрої. Доцільно використати лічильники, в яких всі тригери перемикаються одночасно. Найзручніше будувати синхронні лічильники на JK-тригерах (рис. 7.7). Часові діаграми роботи синхронного лічильника на JK-тригерах представлені на рис. 7.8.




Рис. 7.7. Схема синхронного лічильника на JK-тригерах




Рис. 7.8. Часові діаграми роботи синхронного лічильника на JK-тригерах

Недвійкові лічильники

Способи побудови лічильників з довільним коефіцієнтом ділення частоти:

1. Введення зворотних зв'язків в лічильник за допомогою додаткових логічних елементів.
2. Використання програмованих лічильників.
3. Використання дешифратора і мультиплексора для формування потрібного Кділ.

Наведемо приклад лічильника з довільним коефіцієнтом ділення частоти (рис. 7.9),




Рис. 7.10. Часові діаграми роботи лічильника з коефіцієнтом ділення частоти, що встановлюється за допомогою зворотного зв'язку

Програмовані лічильники

Програмовані лічильники – це лічильники, до початку роботи, в яких можна записати початкові значення, а потім проводити лічення до кінцевого значення. Наведемо приклад двійкового програмованого лічильника (рис. 7.11).




Рис. 7.11. Схематичне зображення програмованого лічильника (а) та принципова схема кола програмування одного розряду (б)

На рис. 7.11, а показано схематичне зображення програмованого лічильника. На ньому вхід L – це вхід дозволу запису коду.

З функціональних можливостей інтегральних схем програмованих лічильників можна виділити, що, як правило, інтегральні схеми програмованих лічильників представляють собою рекурсивні лічильники, в яких напрям лічення визначається або поданням "0", або "1" на спеціальний вхід управління напрямом лічення. Так само програмований лічильник може працювати, як сумуючий лічильник (коли коефіцієнт ділення частоти йде до збільшення), і в якості віднімаючого (коли коефіцієнт ділення частоти йде до зменшення).

Завдання

1. У відповідності з варіантом (табл.7.1) побудувати лічильники з довільним коефіцієнтом лічби на мікросхемах 555IE5.

Табл.7.1


Варіант	Коеф.1	Коеф.2		Варіант	Коеф.1	Коеф.2
1	3	97		16	7	69
2	5	202		17	8	73
3	6	88		18	9	85
4	7	90		19	10	91
5	8	150		20	11	103
6	9	171		21	12	111
7	10	81		22	13	129
8	11	143		23	14	135
9	12	79		24	15	147
10	13	95		25	3	155
11	14	163		26	5	188
12	15	107		27	6	191
13	3	182		28	9	133
14	5	83		29	10	119
15	6	135		30	11	123

2. У відповідності з варіантом (табл.7.2) накреслити умовне графічне позначення і логічну структуру заданої інтегральної мікросхеми, вказати призначення виводів ТМС. Описати функціонування ТМС, використовуючи часові діаграми та/ чи таблиці станів.


Табл.7.2

№ п/п	Тип мікросхеми	№ п/п	Тип мікросхеми	№ п/п	Тип мікросхеми
1	К155ИЕ6	11	К555ИЕ10	21	К176ИЕ2
2	К155ИР1	12	К555ИР22	22	К561ИЕ19
3	К155ИД3	13	К555ИД10	23	К561ИЕ11
4	К155КП1	14	К555ИР13	24	К561ИЕ8
5	К555ИР26	15	К555ТВ6	25	К561ПУ6
6	К155ТМ2	16	К555ТМ2	26	К564ИР13
7	К155ИМ3	17	К555СП2	27	К561ТМ3
8	К155ТЛ1	18	К555ИВ1	28	К561ИМ1
9	К555АГ3	19	К556РЕ4	29	К561ИП2
10	К565РУ2	20	К556РТ4	30	К573РФ2

Схема нарощування розрядності лічильника




Зразок виконання п.1




**Пояснення до виконання завдання 2
(на прикладі ІМС К555ІЕ5)**

Мікросхема К555ІЕ5 являє собою чотирирозрядний асинхронний лічильник. Його структурна схема і умовне графічне зображення показані на рисунку 7.12.



а)



б)

Рис.7.12

Лічильник ІЕ5 має дві частини: дільник на 2 (тактовий вхід С1, вихід 1) і дільник на вісім (тактовий вхід С2, та виходи 2, 4, 8). Вихід Q1 не з'єднаний із наступними тригерами. Якщо ІС використовується як чотирирозрядний двійковий лічильник, то рахункові імпульси подаються на С1, а як трирозрядний - то на вхід С2. Вхід 5 – напруга живлення +Uп. Вхід 10 – загальний.

Корпус К555ІЕ5 типу 201.14-1(рис.7.13).




Рис.7.13

Режим роботи лічильника вибирається за табл.7.2.

Таблиця 7.2

Якщо мікросхема K555ИЕ5 використовується як лічильник на 16, то необхідно з'єднати виводи 1 та 12. У цьому випадку часові діаграми, що пояснюють роботу лічильника, наведені на рис.7.14.




Рис.7.14

Використовуючи зворотні зв'язки через додатковий кон'юнктор, можна отримати інші коефіцієнти ділення.

Мікросхема споживає струми живлення 53 мА і працює з тактовою частотою 10 МГц.

Закордонні аналоги SN7493N, SN7493J. На рис.7.15 зображен асинхронний двійковий лічильник на МС 7493N.




Рис.7.15

Додати ще електричні параметри мс та її гранично допустимі режими експлуатації.