

Лабораторна робота №1

Дослідження логічних елементів

Мета: Закріпити знання про основні булеві функції. Сформувати практичні навички та початкові уміння побудови та аналізу комбінаційних схем пристроїв. Дослідити роботу інтегральних схем, які виконують основні логічні функції.

1. Основні теоретичні відомості

1.1 Логічні елементи.

Теоретичною основою цифрової техніки є алгебра логіки. Основним предметом булевої алгебри є просте твердження, яке або істинне (позначають символом 1) або хибне (позначають символом 0).

Прості висловлювання позначають буквами, які у цифровій техніці називають змінними (аргументами). Змінну зі скінченним числом значень називають перемикальною, а з двома значеннями – булевою.

Функція, яка має скінченне число значень називається перемикальною (логічною). Логічна функція, число можливих значень якої дорівнює двом, називається булевою. Булеві функції двох змінних подано в табл. 1.1.






















Двозначні логічні функції

Таблиця 1.1

ПОЗНАЧЕННЯ	НАБІР АРГУМЕНТІВ				НАЗВА ЛОГІЧНОЇ ФУНКЦІЇ	ФУНКЦІЯ
	0 0	0 1	1 0	1 1		
f_1	0	0	0	0	Константа нуль	0
f_2	0	0	0	1	Кон'юнкція	$X_1 X_2$
f_3	0	0	1	0	Заборона X_2	$X_1 \bar{X}_2$
f_4	0	0	1	1	Повторення X_1	X_1
f_5	0	1	0	0	Заборона X_1	$\bar{X}_1 X_2$
f_6	0	1	0	1	Повторення X_2	X_2
f_7	0	1	1	0	Виключне АБО	$X_1 \oplus X_2 = X_1 \bar{X}_2 \vee \bar{X}_1 X_2$
f_8	0	1	1	1	Диз'юнкція	$X_1 \vee X_2$
f_9	1	0	0	0	Стрілка Пірса	$\overline{X_1 \vee X_2}$
f_{10}	1	0	0	1	Рівнозначність	$X_1 \sim X_2 = X_1 X_2 \vee \bar{X}_1 \bar{X}_2$
f_{11}	1	0	1	0	Інверсія X_2	\bar{X}_2
f_{12}	1	0	1	1	Імплікація від X_2 до X_1	$X_1 \vee \bar{X}_2$
f_{13}	1	1	0	0	Інверсія X_1	\bar{X}_1
f_{14}	1	1	0	1	Імплікація від X_1 до X_2	$\bar{X}_1 \vee X_2$
f_{15}	1	1	1	0	Штрих Шеффера	$\overline{X_1 X_2}$
f_{16}	1	1	1	1	Константа одиниця	1

Фундаментальними логічними схемами є логічні елементи, з яких складаються складні схеми і цифрові системи. Назви та позначення логічних елементів наведено в табл. 1.2.

Таблиця істинності – це спосіб подання залежності вихідних сигналів логічної схеми від логічних рівнів її вхідних сигналів. Таблиці істинності двозначних логічних функцій наведені у табл. 1.1.

Назва логічного елемента	Позначення		Логічна функція	Назва в розділі Standard Gates
	ГОСТ	ANSI		
НЕ (інвертор)			 $Y = \bar{X}$	Inverters
буферний елемент			 $Y = X$	Buffers
I			 $Z = X \wedge Y$	And Gates
АБО			 $Z = X \vee Y$	Or Gates
ВИКЛЮЧНЕ АБО			 $Z = X \oplus Y$	Xor Gates
I-НЕ			 $Z = \overline{X \wedge Y}$	Nand Gates
АБО-НЕ			 $Z = \overline{X \vee Y}$	Nor Gates

1.2 Основні операції в середовищі Multisim 13.

Інтерфейс системи Multisim 13.

В інтегрованому пакеті *Multisim 13* після завантаження відображаються меню, панелі інструментів, панель контрольно-вимірювальних приладів, вікно редагування схеми.

Панель інструментів забезпечує доступ до наступних груп елементів:

- джерела (Sources);
 - пасивні компоненти і комутаційні пристрої (Basic);
 - діоди (Diodes);
 - транзистори (Transistors);
 - аналогові мікросхеми (Analog);
 - цифрові мікросхеми TTL серії (TTL);
 - цифрові мікросхеми КМОП серії (CMOS);
 - окремі цифрові схеми, арифметико-логічні пристрої (АЛП), регістри, лічильники, мультиплектори, дешифратори, ОЗП і т. п. (Misc Digital);
 - мікросхеми змішаного типу (Mixed);
 - індикаторні пристрої (Indicators);
 - компоненти змішаного типу (Miscellaneous);
 - аналогові обчислювальні пристрої (Controls);
 - радіочастотні компоненти (RF);
 - електромеханічні елементи (Electro-Mechanical).
- Панель контрольно-вимірювальних приладів (Instruments) містить:
- цифровий мультиметр (Multimeter);
 - функціональний генератор (Function Generator);
 - вимірювач потужності (Wattmeter);

- осцилограф (Oscilloscope);
- вимірювач АЧХ і ФЧХ (Bode Plotter);
- генератор слів (Word Generator);
- логічний аналізатор (Logic Analyzer);
- логічний перетворювач (Logic Converter);
- вимірювач нелінійних спотворень у діапазоні частот від 20 до 200000 Гц (Distortion Analyzer);
- спектральний аналізатор (Spectrum Analyzer);
- прилад для аналізу електричних кіл у узагальненому вигляді (Network Analyzer).

Вікно редактора схем призначене для створення і редагування принципових схем пристрою. Зміна налаштувань здійснюється за допомогою команди Options>Preferences.

Алгоритм технології підготовки та емуляція роботи електричних схем.

1. Вибір необхідних компонентів електричної схеми та розміщення їх у вікні редагування.

Компоненти, необхідні для створення схеми, об'єднані в групи. Кожній групі цифрових компонентів відповідає кнопка на панелі інструментів (рис. 1.1).



Рис. 1.1 Позначення груп елементів: цифрові мікросхеми TTL серії; цифрові мікросхеми серії CMOS; цифрові схеми (Misc Digital).

При натисканні на кнопку групи відкривається діалогове вікно Вибір компонента (Select Component, рис. 1.2), у якому необхідно вибрати компонент, натиснути кнопку OK і вказати мишкою місце елемента на схемі. Після завершення вибору всіх компонентів необхідно натиснути кнопку Close. Розміщення компонентів також здійснюється за допомогою команди Place – Place Component.




Рис. 1.2. Діалогове вікно Вибір компонента.

У базі даних Multisim містяться реальні і віртуальні схемотехнічні компоненти, які мають відмінності у моделях і у приєднанні до конструктивних параметрів, зокрема до корпусів. Моделі віртуальних елементів не враховують часові затримки поширення сигналів, а моделі реальних елементів – враховують, що необхідно при проектуванні з метою наступної апаратно-програмної реалізації схеми.

Реальний і віртуальний компоненти мають різне кольорне відображення в робочій області Circuit, реальний компонент відображається синім кольором, віртуальний – чорним.

2. Введення та зміна параметрів вибраних компонентів.

Подвійне клацання мишкою на компоненті у вікні редагування призводить до відображення вікна редагування властивостей компонента.

3. З'єднання компонентів схеми.

Після розміщення компонентів і встановлення параметрів здійснюється з'єднання їх виходів провідниками. Для виконання приєднання вказівник мишки підводиться до входу або виходу компонента і після появи точки вказівника з'єднання провідник проводиться між двома довільними точками мишею із натиснутою лівою кнопкою. Створення з'єднувача завершується клацанням мишки на вході другого елемента або подвійним клацанням за необхідності завершити з'єднувач в довільній точці схеми.

За необхідності розірвання з'єднання необхідно виділити з'єднувач і видалити його.

4. Вмикання електричної схеми.

Вмикання електричної схеми здійснюється за допомогою піктограми перемикача 0/1 в правому верхньому куті діалогового вікна: 0 – живлення вимкнено; 1 – живлення увімкнено. Після вмикання живлення здійснюється емуляція роботи схеми, і на контрольно-вимірювальних приладах реєструються характеристики.

Елементи переміщуються мишею або клавішами управління курсором.


Поворот виділеного елемента на 90° здійснюється за допомогою відповідних команд контекстного меню.

З метою видалення елемента чи провідника слід виділити його, після чого натиснути DEL на клавіатурі. Для редагування використовуються стандартні комбінації Ctrl+C (копіювання в буфер), Ctrl+V (вставлення із буфера), Ctrl+X (переміщення в буфер).

Дослідження і синтез логічних схем проводиться за допомогою логічного перетворювача (Logic Converter).

Приклад 1.1. Дослідити елемент I-НЕ, побудувати таблицю істинності.

Розв'язання. Дослідження логічного елемента здійснюється за допомогою логічного перетворювача. На рис. 1.3 наведено приклад приєднання елемента I-НЕ до входів (A, B) і виходу (Out) логічного перетворювача.



	A	B	C	D	E	F	G	H	Out
000	0	0							1
001	0	1							1
002	1	0							1
003	1	1							0

Conversions

- $\overline{A} \cdot \overline{B}$ → $\overline{A} \cdot \overline{B}$
- $\overline{A} \cdot \overline{B}$ → $A \cdot B$
- $\overline{A} \cdot \overline{B}$ $\xrightarrow{\text{IMP}}$ $A \cdot B$
- $A \cdot B$ → $\overline{A} \cdot \overline{B}$
- $A \cdot B$ → $\overline{A} \cdot \overline{B}$
- $A \cdot B$ → NAND

$A' + B'$

Рис. 1.3. Приєднання логічного елемента І-НЕ до логічного перетворювача.

За наявності двох входів можливі тільки чотири комбінації вхідних сигналів, що відображається у вигляді таблиці істинності, яка генерується після натискання кнопки.

Для отримання булевого виразу функціонування досліджуваного елемента чи схеми необхідно натиснути кнопку перетворення від таблиці істинності до булевого виразу.

Одержаний вираз відображається у додатковому рядку виведення, розташованому в нижній частині вікна перетворювача. У логічному виразі використовуються наступні позначення: A' — інверсія A , B' – інверсія B , знак $+$ відповідає логічній операції АБО.

У загальному випадку для синтезу схеми виконують наступні дії: відкрити логічний перетворювач; активізувати мишкою клеми-кнопки $A, B \dots H$ (починаючи з A), кількість яких дорівнює кількості входів пристрою, який синтезується; внести необхідні зміни у стовпець Вихід (OUT); натиснути у вікні перетворювача кнопки перетворень. Результат відображається у вигляді схеми в робочій області, а булевий вираз – у вікні логічного перетворювача.

Приклад 1.2. Побудувати за допомогою логічного перетворювача схему пристрою, функціонування якого задане таблицею істинності

A	B	Out
0	0	1
0	1	1
1	0	0
1	1	1


Розв'язання. Відкрити логічний перетворювач і виділити входи A, B . Для внесення необхідних змін у стовпець OUT курсором виділити символ, який треба змінити, і ввести за допомогою клавіатури або змінити його багаторазовим виділенням мишкою. Після внесення

всіх змін послідовно натиснути на кнопки наступної групи:

Перша кнопка дозволяє здійснити формування логічного виразу за таблицею істинності. Наступна кнопка дозволяє за таблицею істинності одержати логічний вираз і

здійснити його спрощення. Третя кнопка здійснює побудову таблиці істинності за логічним виразом.

Кнопки



використовуються для побудови схем в інших базисах логічних елементів.

Одержана логічна схема наведена на рис.1.4, а мінімізований логічний вираз – у полі редагування в нижній частині вікна перетворювача.




Рис. 1.4. Результат синтезу комбінаційної схеми за допомогою логічного перетворювача.

Подавання на вхід схеми логічних рівнів та імпульсних послідовностей здійснюється за допомогою компонента генератор слів (Word Generator) із панелі приладів (рис.1.5).




Рис 1.5. Генератор слів.

Програмування Генератора слів здійснюється у вертикальному полі редагування вхідних сигналів у шістнадцятковій системі (0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, F) або у двійковій системі у полі редагування Binary. Кожний стовпець вертикального поля редагування відповідає одному розряду у шістнадцятковій системі або чотирьом розрядам двійкового коду.

Приклади програмування генератора слів та індикації вхідних слів за допомогою семисегментного індикатора а також програмування генератора слів, приєднання та дослідження роботи логічного елемента І наведено на рис. 6 – рис. 7 відповідно.




Рис.1.6. Приклад програмування генератора та індикації слів на виходах




Рис 1.7. Приклад програмування генератора слів та приєднання логічного елемента.


Автоматичне заповнення генерованих слів зростаючою послідовністю здійснюється командою Set...– Up counter, встановлення початкового і кінцевого слова циклу – за допомогою контекстного меню – Set initial position, Set final position.

Для відображення часових діаграм вхідних і вихідних сигналів компонентів і схем необхідно вибрати прилад Логічний аналізатор (Logic Analyser) і подвійним клацанням відкрити область побудови часових діаграм.


Для аналізу комбінаційної схеми та побудови часових діаграм її необхідно приєднати до цифрового генератора слів (Word Generator) і логічного аналізатора.

Приклад 1.3 Аналіз логічного елемента І.

Аналіз логічного елемента І (7408N) здійснюється за допомогою генератора слів і логічного аналізатора. Один із варіантів приєднання елемента до генератора слів, програмування генератора слів і побудова часових діаграм роботи логічного елемента за допомогою логічного аналізатора наведені на рис. 1.8.



a)



б)

Рис. 1.8. Приклад побудови: а- часових діаграм вхідних і вихідного сигналів логічного елемента І; б – підключення мікросхем до джерела живлення.

Приклад 1.4. Аналіз функціональної схеми.

Варіант приєднання та аналізу функціональної схеми пристрою до генератора слів та відображення рівнів сигналів на входах та виході за допомогою логічного аналізатора наведено на рис. 1.9.




Рис. 1.9. Аналіз функціонування комбінаційної схеми.

Графіки, схеми і компоненти копіюються в буфер обміну як фрагмент області екрану (пункт меню Tools/Capture Screen Area) і можуть бути вставлені в інший додаток.

2. Порядок виконання роботи

1. Дослідити реальні логічні елементи згідно з варіантом (табл.1.3) за допомогою Логічного перетворювача, побудувати таблиці істинності, логічні вирази.
2. Вивести на екран зображення мікросхеми, тип якої вказаний згідно заданого варіанта (табл.1.3). Приєднати відповідні виводи до землі і джерела живлення. Визначити приєднання входів та виходів елементів до виводів корпус і дослідити таблицю істинності одного з елементів. Дослідити цю ж мікросхему, використовуючи Генератор слів та Логічний аналізатор.
3. Скласти схему, наведену на рис. 1.10. Проаналізувати схему за допомогою генератора слів і побудувати часові діаграми всіх вхідних і вихідних сигналів.

Визначити вихідний сигнал схеми

- а) якщо всі вхідні сигнали відповідають 0;
- б) якщо рівні вхідних сигналів схеми $A=0$, $B=1$, $C=1$ і $D=1$.




Рис. 1.10. Приклад логічної схеми.

4. У мікрокомп'ютері логічна схема, наведена на рис. 1.10, генерує вихідний сигнал MEM, який активізує мікросхеми пам'яті. Визначте вхідні умови, необхідні для активізації

MEM.




Рис. 1.11. Логічна схема активізації мікросхеми пам'яті.

Один із методів розв'язання задачі аналізу схем полягає в записі логічного виразу для вихідного сигналу, зокрема, сигналу на виході MEM з використанням вхідних сигналів RD, ROM-A, ROM-B, RAM. Необхідно знайти значення логічного виразу для 16 можливих комбінацій вхідних сигналів. Рациональніший метод полягає в аналізі вихідного сигналу кожного логічного елемента і формулюванні тверджень у формі: «вихідний сигнал буде мати високий рівень, коли...»
















5. Скласти схему згідно індивідуального варіанту завдання (табл.1.4) та побудувати часові діаграми вхідних і вихідних сигналів.

Індивідуальний варіант завдання відповідає номеру студента у списку групи в журналі (якщо номер більший 15, то варіант дорівнює номер мінус 15).

Таблиця 1.3

№ вар.	1	2	3	4
Мікросхеми	7412, 7415	4072, 4266	7422, 4030	4073,7412
Логічний елемент	АБО-НІ	АБО	Виключне АБО	І
№ вар.	5	6	7	8
Мікросхеми	7421, 74266	7433, 4082	7440, 74266	7415,4002
Логічний елемент	І	АБО-НІ	І-НІ	Виключне АБО-НІ
№ вар.	9	10	11	12
Мікросхеми	7433, 4075	7486, 7420	7412, 7411	7422, 7427
Логічний елемент	І-НІ	Виключне АБО	АБО	І
№ вар.	13	14	15	16
Мікросхеми	7422, 7415	4082, 74266	7412, 4030	4072, 7412
Логічний елемент	АБО-НІ	І	Виключне АБО-НІ	І-НІ
№ вар.	17	18	19	20
Мікросхеми	7415, 74266	7440, 4073	7433, 74266	7421, 4002
Логічний елемент	Виключне АБО	І-НІ	АБО	АБО-НІ
№ вар.	21	22	23	24
Мікросхеми	7433, 4075	7486, 7420	7412, 7411	7422, 7427
Логічний елемент	І-НІ	Виключне АБО-НІ	І	Виключне АБО
№ вар.	25	26	27	28
Мікросхеми	7421, 7415	4072, 7420	7422, 74404030	4073, 7415
Логічний елемент	Виключне АБО-НІ	АБО	АБО-НІ	І

Таблиця 1.4

Варіант	Схема	Варіант	Схема	Варіант	Схема
1.		6.		11.	
2.		7.		12.	
3.		8.		13.	
4.		9.		14.	
5.		10.		15.	

3. Звіт повинен містити:

1. Таблиці істинності, логічні вирази.
2. Схеми, часові діаграми.
3. Висновки.

4. Контрольні запитання

1. Дати означення логічних функцій.
2. Зобразити умовні позначення логічних елементів, таблиці істинності логічних функцій.
3. Визначити вихідний стан логічних елементів при заданих вхідних сигналах.
4. Які логічні елементи можна використати як інвертори?
5. Як здійснюється аналіз логічних схем?